



**RENCANA PEMBELAJARAN SEMESTER
PROGRAM STUDI SISTEM KOMPUTER
STMIK JAKARTA STI&K**

Tanggal Penyusunan	09/09 /2016	Tanggal revisi	09/09/2016	
Program Studi	Sistem Komputer		Kode Prodi: 56201	
Jenjang	Sarjana			
Kode dan Nama MK	DK - 15303	SISTEM DIGITAL		
SKS dan Semester	SKS	3	Semester 4	
Prasyarat	Organisasi dan Arsitektur Komputer			
Status Mata Kuliah	<input checked="" type="checkbox"/> Wajib <input type="checkbox"/> Pilihan			
Dosen Pengampu	Fivtatianti Hendajani			
Capaian Pembelajaran Mata Kuliah	Sikap	Berdasarkan (Permen_Dikbud_49_2014_pasal_6-1).		
	Ketrampilan Umum	<ol style="list-style-type: none"> 1. Mampu menerapkan pemikiran logis, kritis, inovatif, bermutu dan terukur dalam konteks pengembangan atau implementasi ilmu pengetahuan dan teknologi yang sesuai dengan bidang keahliannya dalam Sistem Komputer 2. Mampu menunjukkan kinerja mandiri, bermutu dan terukur 3. Mampu mengkaji implikasi pengembangan atau implementasi IPTEK sesuai dengan keahliannya berdasarkan kaidah, tata cara dan etika ilmiah, dalam rangka menghasilkan solusi. 4. Mampu mendeskripsikan secara saintifik sesuai hasil kajiannya dalam bentuk laporan 		
	Pengetahuan	Menguasai konsep, teori, metode, teknik mengenai sistem operasi komputer secara sistematis, yang diperoleh melalui penalaran dalam proses pembelajaran, pengalaman kerja dan penelitian yang terkait dengan pembelajaran.		
	Ketrampilan Khusus	Mampu menganalisis, mengevaluasi, memilih dan mengkonfigurasi beragam modul pada sistem digital sebagai pembentuk sistem komputer		
Deskripsi Umum (Silabus)	Mata Kuliah Sistem Digital merupakan mata kuliah yang membantu mahasiswa dalam mempelajari Sistem Digital, dalam hal ini memahami definisi Sistem Digital, mengenal fungsi modul-modul digital yang mendukung sebuah sistem komputer serta mampu merancang bangun sebuah modul digital sebagai wujud pemahaman teori yang memadai. Modul digital tersebut diantaranya adalah konversi bilangan, gerbang-gerbang logika, rangkaian kombinasional, sekuensial, conter dan register, flip-flop dan pencacah serta memahami pengertian serta perancangan rangkaian pencacah. Rancang bangun modul digital dilaksanakan oleh mahasiswa pada sesi praktikum, dilakukan secara bertahap dari sesi ke sesi dengan arahan intensif dari dosen.			
Metode Pembelajaran	1. Ceramah/Kuliah Pakar	<input checked="" type="checkbox"/>	4. Praktik Laboratorium	<input checked="" type="checkbox"/>
	2. Problem Based Learning/FGD	<input checked="" type="checkbox"/>	5. Self-Learning (V-Class)	<input checked="" type="checkbox"/>
	3. Project Based Learning		6. Lainnya: Discovery Learning	
Pengalaman Belajar/Tugas	a. Tayangan Presentasi	<input checked="" type="checkbox"/>	c. Online exercise/kuiz (V-class)	<input checked="" type="checkbox"/>
	b. Review textbook/Jurnal		d. Laporan	
	e. Lainnya:			

Referensi / Sumber Belajar

- [1] Sandige, R.S, Sandige, M.L, Fundamentals of Digital and Computer Design with VHDL. New York: McGraw Hill, 2012.
- [2] Floyd, T.L, Digital Fundamentals with VHDL. Upper Saddle River, NJ: Prentice Hall, 2003.
- [3] R. J. Tocci and N. S. Widmer, Digital Systems: principles and applications, 8th ed. New Jersey: Prentice-Hall, 2001.
- [4] A.K. Maini, Digital Electronics: principles, devices and applications. New York: John Wiley & Sons, 2007.
- [5] M. M. Mano and C. R. Kime, Logic and Computer Fundamentals, 4th ed. New Jersey: Pearson Prentice Hall, 2008.



Minggu	Kemampuan Akhir yang Diharapkan	Bahan Kajian (Materi Pelajaran)	Metode/Bentuk Pembelajaran	Waktu Belajar (Menit)	Kriteria Penilaian (Indikator)	Bobot Nilai (%)	Sumber belajar
1	Mahasiswa mampu menerangkan tentang cakupan materi yang akan dibahas dalam sistem digital serta penerapannya pada sistem komputer.	Pendahuluan 1. Sistem bilangan dan pengkodean 2. Konversi Bilangan 3. Operasi Aritmatika 4. ASCII Code 5. Exces-3 Code 6. Gray Code 7. Kode lainnya	<ul style="list-style-type: none"> • Ceramah • Self Learning 	3 x 50	Partisipasi dikelas ketepatan : <ul style="list-style-type: none"> • Mahasiswa dapat melakukan konversi bilangan ke/dari biner, octal, decimal dan hexadecimal. • Mahasiswa dapat melakukan operasi penjumlahan, pengurangan 	5%	1,3
2 - 3	Mahasiswa mampu memahami jenis-jenis gerbang digital serta rangkaian terintegrasi	1. Gerbang-gerbang sistem digital <ol style="list-style-type: none"> a. Gerbang dasar AND, OR dan INVERTER b. Gerbang NAND sebagai Inverter c. Gerbang AND dengan NAND d. Gerbang NOR dari dua gerbang NAND e. Fungsi EXOR f. Fungsi AND yang disambungkan 2. Rangkaian Integrasi digital	<ul style="list-style-type: none"> • Ceramah • Self learning • Problem Based Learning 	6 x 50	<ul style="list-style-type: none"> • Mahasiswa memahami jenis-jenis gerbang digital. • Mahasiswa mampu memberikan pengetahuan tentang fungsi gerbang dasar AND, OR dan NOT serta Kombinasinya • Mahasiswa mampu memahami rangkaian integrasi digital 		1,3

4 - 5	Mahasiswa mampu memahami aljabar boole serta karnaugh map untuk menyederhanakan suatu rangkaian logika	<p>Rangkaian Kombinasional</p> <ol style="list-style-type: none"> 1. Aljabar Boole & Penyederhanaan Rangkaian 2. Karnaugh Map 3. Hukum Komulatif dari fungsi AND dan OR 4. Hukum Idempotent dari fungsi AND Hukum Komplementasi untuk fungsi AND 5. Fungsi AND dengan konstanta 6. Hukum idempotent untuk fungsi OR 7. Hukum fungsi OR dengan konstanta 8. Hukum Absorpsi 	<ul style="list-style-type: none"> • Ceramah • Self learning • Problem Based Learning 	6 x 50	<ul style="list-style-type: none"> • Mahasiswa dapat melaksanakan matematika aljabar boole pada aplikasi menyederhanakan rangkaian digital. • Mahasiswa dapat menggunakan karnough map untuk menyederhanakan rangkaian digital • Mahasiswa dapat mahir dan terampil dalam merangkai rangkaian untuk implementasikan aljabar boole • Mahasiswa dapat membuktikan hukum-hukum dalam aljabar boole 	5%	1,2
6 - 7	Mahasiswa memahami jenis-jenis rangkaian kombinasional serta perancangannya	<ol style="list-style-type: none"> 1. RS flip - flop 2. D - flip - flop 3. Jk flip - flop 4. Master slave flip - flop 5. Analisa dan desain rangkaian Sekuensial 	<ul style="list-style-type: none"> • Ceramah • Self Learning • Praktikum 	6 x 50	<ul style="list-style-type: none"> • Mahasiswa mampu menjelaskan kerja RS dan D flip - flop • Mahasiswa mampu menggunakan RS dan D flip - flop untuk aplikasi sederhana 	5%	11,3,4

					<ul style="list-style-type: none"> • Mahasiswa mampu menjelaskan kerja JK dan RS flip - flop 		
8	UJIAN TENGAH SEMESTER						
9 - 10	Mahasiswa dapat memahami pengertian serta perancangan rangkaian counter dan register	Counter dan Register 1. Counter 2. Register a. Register Geser b. Register Paralel dan Seri 3. Rangkaian Counter dan Register	<ul style="list-style-type: none"> • Ceramah • Self Learning • Praktikum 	6 x 50	<ul style="list-style-type: none"> • Menjelaskan cara kerja sinkron dan asinkron counter • Mahasiswa dapat membangun counter sederhana dari rangkaian digital dan mengaplikasikannya • Mahasiswa dapat menjelaskan prinsip kerja rangkaian dasar register penyangga, geser dan gelang 		1,3,4,5
11 - 12	Mahasiswa dapat memahami berbagai jenis aplikasi rangkaian digital	1. Binary Adder & Subtractor 2. Binary Multiplier & Divider 3. Encoder, Decoder, Multiplexer dan Demultiplexer 4. Parity Generator dan checker 5. Frequency Counter 6. Time Measurement 7. PLD	<ul style="list-style-type: none"> • Ceramah • Self Learning • Praktikum 	6 x 50	Mahasiswa dapat memahami system kerja rangkaian digital pada aplikasi penjumlahan dan pengurangan. Menjelaskan prinsip kerja rangkaian digital sebagai encoder,		

		8. ADC dan DAC			<p>decoder, multiplexer dan demultiplexer.</p> <ul style="list-style-type: none"> • Mendesign rangkaian encoder, decoder dan multiplexer sederhana. • Mahasiswa dapat menjelaskan prinsip kerja rangkaian digital sebagai pembagi frekuensi. • Mahasiswa dapat menggunakan pembagi frekuensi sebagai clock ataupun timer digital. • Mahasiswa dapat memahami aplikasi fungsi gerbang logika. • Mahasiswa dapat memahami pengaplikasian rangkaian kombinasional dan sekuensial 		
13	Mahasiswa memahami prinsip kerja unit penghitung dan pembanding.	<p>Unit Penghitung dan Pembanding</p> <ol style="list-style-type: none"> 1. Half Adder 2. Full Adder 3. Comparator 	<ul style="list-style-type: none"> • Ceramah • Self Learning • Praktikum 	3 x 50	<ul style="list-style-type: none"> • Mahasiswa dapat merancang unit penghitung dan memahami prinsip kerja rangkaian penjumlahan dan pengurangan 		1.3.4.5

					<ul style="list-style-type: none"> Mahasiswa dapat merancang dan memahami cara kerja dari rangkaian pembanding 		
14 - 15	VHDL	1. Dasar VHDL 2. Pemrograman VHDL	<ul style="list-style-type: none"> Ceramah Self Learning Praktikum 	6 x 50			2
16	UJIAN AKHIR SEMESTER						

